10.3969/j.issn.1008-0570.2008.05.077
基于FPGA的快速位同步系统设计
从时分复接系统对位同步系统的性能要求出发,提出了一种基于FPGA的快速位同步系统的设计方案,给出了位同步系统的实验仿真,结果表明该系统有较快的位同步建立时间,节省了FPGA的耗用资源,系统工作稳定、可靠.
位同步、同步建立时间、现场可编程门阵列、仿真
24
TP311;TN919(计算技术、计算机技术)
2008-04-03(万方平台首次上网日期,不代表论文的发表时间)
共3页
185-186,305