10.3969/j.issn.1008-0570.2007.32.083
基于FPGA的RS码编码器的设计与实现
本文介绍了RS(255、239)编码的基本原理以及有限域上的乘、加法器的设计方法.在此基础上,编写了VHDL代码并搭建了验证平台,使用Quartus Ⅱ验证了功能和时序的正确性,给出电路仿真综合结果,并进行了FPGA下载实现.
RS码编码器、RS(255、239)、FPGA、VHDL
23
TN911
2008-04-16(万方平台首次上网日期,不代表论文的发表时间)
共3页
204-205,194