流水线ADC中高速比较器的设计和分析

摘要：

设计了一个高速电压比较器,比较器由前置放大器和带复位端的动态比较器组成.采用charted公司的0.35um/3.3v模型,通过CADENCE进行模拟仿真,电路获得了高速、高分辨率的特性.在100Ms/s的工作频率下电路消耗0.29mw的功耗,并且具有6.5mv的低失调电压.因此,该电压比较器可适用于流水线ADC.

关键词：前置增益运放锁存比较器、失调电压、踢回噪声、传输延迟

所属期刊栏目：23

分类号：TN432(微电子学、集成电路（IC）)

资助基金：上海市科委国际合作发展基金055207041

在线出版日期：2007-07-23（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：271-272,298