基于FPGA的DPLL设计与仿真实现

摘要：

本文分析了超前滞后型数字锁相环(LL-DPLL)的基本组成和工作原理,用VHDL语言对该系统进行了设计,给出了数字锁相环电路3个主要模块的设计方法及仿真结果,得到了该系统的顶层电路,最后根据整个系统的仿真结果分析了系统的稳态性能.整个系统的锁相环部分达到了锁定速度快、相位抖动小、锁定精度高的结果.

关键词：超前滞后型数字锁相环、现场可编程门阵列、超高速硬件描述语言

所属期刊栏目：23

分类号：TN919.3+4

资助基金：国家自然科学基金40374027

在线出版日期：2007-07-23（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：201-203