10.3969/j.issn.1008-0570.2006.35.085
一种用于高速锁相环的零死区鉴频鉴相器
本文探讨鉴频鉴相器(PFD)设计中死区的产生原因和消除方法.设计了一种用于高速锁相环的零死区PFD.这种PFD采用无反馈回路结构,在保证死区为零的前提下,兼顾功耗和速度性能.尤其适用于基于锁相环的高速时钟和数据恢复电路(CDR)、高速频率合成器等对速度和抖动性能有很高要求的电路.
锁相环、鉴频鉴相器、死区、抖动
22
TN7(基本电子电路)
2007-01-10(万方平台首次上网日期,不代表论文的发表时间)
共3页
235-237