多微处理器系统中总线仲裁逻辑的设计

摘要：

本文给出了一种多微处理器体系结构,重点讨论了多微处理器间信息交换和仲裁逻辑的实现机制及具体设计步骤,并给出了具体实现的硬件逻辑电路及交换的时序图.实际运行表明:该仲裁逻辑电路具有仲裁开销小、扩缩性好、可靠性高等特点;它完全能满足高性能的测控系统和各种高精度的智能仪器仪表的特殊要求.

关键词：多微处理器系统、公共总线、公共存储器、总线仲裁

所属期刊栏目：22

分类号：TP302(计算技术、计算机技术)

资助基金：江苏省高校高级人才科研基金04JDG021

在线出版日期：2007-01-10（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：301-303