10.3969/j.issn.1008-0570.2006.32.095
一种基于内插法符号同步电路的设计
提出了一种新的符号同步电路结构,采用立方插值和O&M定时误差检测相结合的算法实现符号定时同步,并通过Altera DSP Builder完成该电路的设计、仿真和分析,将设计用Altera Stratix Ⅱ FPGA实现,应用在实际的接收机中,证明其能纠正1%的定时误差,工作时钟频率最高可达到130MHz.
符号同步、插值、定时误差检测、FPGA
22
TN914.4;TN949.197
国家高技术研究发展计划863计划2002AA1Z1380
2007-01-10(万方平台首次上网日期,不代表论文的发表时间)
共4页
274-276,264