10.3969/j.issn.1008-0570.2006.32.068
一种适合于并行译码的Turbo交织器的设计
高数据率的通信系统要求有高吞吐量的译码器,而并行译码是高吞吐量的译码器的一种有效实现方法.对于采用并行译码的Turbo码,交织器的设计是决定其性能和译码器吞吐量的关键因素.本文在A.Giuliett提出的没有读写冲突的并行交织器的设计原则基础上,给出了一种新型的交织器设计方法.该方法在保证Turbo优越性能的前提下,使得高并行度的译码成为可能.译码性能的仿真结果验证了设计方案的良好译码性能,通过FPGA的硬件实现验证了译码器吞吐量的极大提高.该设计方案可用于Beyond 3G系统.
Turbo码、交织器、并行
22
TN911.22
国家自然科学基金90204001;国家高技术研究发展计划863计划2003AA12331002
2007-01-10(万方平台首次上网日期,不代表论文的发表时间)
共4页
195-197,211