路径度量存储器及其接口的设计

摘要：

给出了由(2,1,N)系列卷积码Viterbi译码中路径度量存储器及其接口的使用FPGA实现时的设计方法,译码器采用四个ACS并行运算的方式,状态度量的更新采用乒乓模式,阐述了存储器的分块方法和读写地址及读写时钟的确定.设计充分利用了FPGA内存资源丰富的特点,具有较高的译码速度和简单的控制逻辑.

关键词：MMU、Viterbi译码器、FPGA

所属期刊栏目：22

分类号：TN609(电子元件、组件)

资助基金：总装备部科研项目

在线出版日期：2006-11-07（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：10-12,242