WEP协议中RC4算法硬件设计

摘要：

提出一种新的WEP协议中RC4算法硬件设计方法,算法的KSA和PRGA两个步骤共用同一硬件电路,每生成1个KSA状态和每产生1字节PRGA数据流都只需要3个时钟周期.该方法具有设计简单、密匙长度动态可选、在加密/解密相同长度数据下所需的执行时间较少的优点,功能仿真结果表明了设计的正确性.

关键词：WEP协议、RC4算法、VHDL、MAX+plusⅡ

分类号：TN43(微电子学、集成电路（IC）)

资助基金：湖南省教育厅科研项目04C177

在线出版日期：2006-05-25（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：60-62