10.3969/j.issn.1008-0570.2006.11.031
基于Verilog HDL设计的多功能数字钟
本文利用Verilog HDL语言自顶向下的设计方法设计多功能数字钟,突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点,并通过Altera QuartusⅡ4.1和ModelSim SE 6.0完成综合、仿真.此程序通过下载到FPGA芯片后,可应用于实际的数字钟显示中.
Verilog HDL、硬件描述语言、FPGA
22
TP312(计算技术、计算机技术)
天津市应用基础研究项目043800811
2006-05-25(万方平台首次上网日期,不代表论文的发表时间)
共4页
79-81,51