10.3969/j.issn.1008-0570.2005.32.049
基于CPLD的Flash读取控制的设计与实现
在使用Flash存储数据时,有时需要对其设计读写控制逻辑.本文介绍了用VHDL语言在CPLD内部编程,实现对Flash中数据的读取控制的具体方法,并给出了时序仿真波形.根据需求进行相应的修改,该设计可以支持可多种数据输出宽度,因而具有较好的灵活性.
CPLD、VHDL、Flash、多种数据输出宽度
TP211(自动化技术及设备)
国家科技攻关项目2003AA103510
2005-12-29(万方平台首次上网日期,不代表论文的发表时间)
共3页
127-128,30