10.3969/j.issn.1008-0570.2005.08.018
一种简单高效的MPEG-2MP@HL视频解码器
本文基于数据驱动原理提出并用FPGA实现了MPEG-2 MP@HL的视频解码器.该解码器中的各个模块具有高内聚,低耦合的特点.只要各个模块符合数据驱动的工作方式,模块就能自我正常工作.由于视频数据和控制数据分开,能够节省各个模块占用的存储器资源.另外,对SDRAM读写上作了一定的优化.
数据驱动、MPEG-2、高清晰电视、视频解码器
21
TP317(计算技术、计算机技术)
2005-09-15(万方平台首次上网日期,不代表论文的发表时间)
共3页
51-52,116