10.3969/j.issn.1008-0570.2004.11.018
基于FPGA的Kohonen竞争网络硬件实现
本文介绍了神经网络VLSI硬件实现的基本情况和VerilgHDL硬件设计方法的概念,在此基础上利用FPGA设计出了Kohonen竞争网络硬件电路,其工作频率为33Mhz,并对其工作过程进行了较详细的分析,给出了综合仿真的测试结果.
神经网络硬件实现、Kphonen竞争网络算法、VerilgHDL、FPGA
TP273+.4(自动化技术及设备)
2004-12-23(万方平台首次上网日期,不代表论文的发表时间)
共2页
35-36