10.3969/j.issn.1008-0570.2004.10.038
基于Verilog HDL语言的FPGA设计
采用VerilogHDL语言在Altera公司的FPGA芯片上实现了RISC_CPU的关键部件状态控制器的设计,以及在与其它各种数字逻辑设计方法的比较下,显示出使用VerilogHDL语言的优越性.
Verilog HDL、FPGA、EDA
20
TP39(计算技术、计算机技术)
国家高技术研究发展计划863计划2002AA121063;国家自然科学基金60272014
2004-12-09(万方平台首次上网日期,不代表论文的发表时间)
共3页
80-82