1.2 V7 bits 125 Mb/s双采样流水线模数转换器

摘要：

为了满足SoC系统对低功耗和高性能模数转换器ADC的需求,文中设计了一种双采样1.2 V 7位125 Mb/s流水线模数转换器。该双采样流水线模数转换器是由两个转换通道组成,两个转换通道之间采用时钟交织技术。为了减小整个模数转换器的功耗和面积,同时消除采样时序失配问题,文中提出了一种在两个通道之间共用运算放大器的电路结构以及相应的工作时序关系。该模数转换器采用0.13-μm CMOS 1p8m工艺实现。仿真结果表明,该模数转换器的最大SNDR为43.38 dB,有效位数ENOB为6.8位。在电源电压为1.2 V,采样速率为125 Mb/s时,该模数转换器的功耗为10.8 mW。

关键词：双采样、流水线、ADC采样率

分类号：tP31

资助基金：“十二五"微电子预研51308010601,51308010711;总装预研基金9140A08010712HK6101

在线出版日期：2015-08-17（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：206-208