软件与MBIST协同的片内SRAM测试方法研究

摘要：

随着SoC电路功能的日益复杂,SoC电路中大量应用了内嵌随机静态存储器,传统的通过MBIST(存储器内建自测试)方式对SoC电路中SRAM的测试,将给SoC电路带来功耗及管芯面积显著增大的问题；同时在传统MBIST方式下,SoC内嵌SRAM的测试严重依赖先进的ATE测试设备,需要付出昂贵的测试成本。文中提出一种软件与MBIST相协同的SRAM测试方法,利用SoC内嵌处理器运行特定算法软件的方式,实现SoC电路中大部分SRAM的测试,同时结合传统MBIT测试方式对其余内嵌处理器难以访问的SRAM进行测试,既实现了复杂SoC中内嵌SRAM测试的完备性,也很好地解决了测试完备性与测试成本的矛盾。

关键词：SoC、存储器内建自测试、测试成本

分类号：TP301(计算技术、计算机技术)

资助基金：“十二五”微电子预研51308010603,51308010710;总装预研基金9140A08010712HK6101

在线出版日期：2015-07-09（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：155-157,162