一种宽温多协议时钟恢复电路的设计与实现

摘要：

时钟恢复电路( CDR)是高速串行通讯中的重要模块,对通讯的稳定性和误码率有直接的影响,易受PVT影响。PCIE,RapidIO等高速串行通讯协议中又对CDR的性能指标分别有数据抖动特性及抖动容限的容忍范围等严格定义。由于单一协议和速率设计的CDR电路在电路应用、验证测试和集成的复杂度较大,多协议兼容是技术趋势。文中设计实现了一种多协议兼容的双环时钟恢复电路,采用集成自适应带宽的锁相环结构PI插相器,配合数字控制、相位插值的方式实现。经流片验证,在1~3.125 Gbps速率范围内抖动容限和频率偏移等指标均满足协议标准值要求,误码率小于1E-12,满足FC(FC-PI-4)、PCIE(1.1)和Rapid IO(1.3)的协议要求,工作温度范围为-55~125益。目前该电路已成功应用于PCIE、FC和RapidIO等多款SerDes中,并集成应用于多款高性能SoC芯片中。

关键词：时钟恢复电路、多协议、宽温、相位插值

分类号：TP31(计算技术、计算机技术)

资助基金：“十二五”微电子预研51308010601,51308010711;总装预研基金9140A08010712HK6101

在线出版日期：2015-06-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：164-167