一种SerDes的高效集成可测试性设计

摘要：

随着集成电路工作速度的提高以及特征尺寸的缩小，芯片设计和测试的费用越来越高。特别是进入深亚微米工艺以及超高集成度发展阶段以来，芯片的功能越来越强大，但也带来一系列设计和测试问题。测试和可测性设计的理论与技术已经成为VLSI领域中的一个重要研究方向，它们在理论和实践中都有十分突出的价值。文中基于SerDes的测试要求，为了解决相关参数的测试难题，提出了一种针对SerDes的可测性设计方案。回环、测试码型产生、温度检测、模拟测试总线等功能的实现，将SerDes参数的测试难度极大降低。这种方案结构简单，效率较高，具有很好的实用价值。

关键词：可测性设计、回环、模拟测试总线、SerDes

分类号：TP31(计算技术、计算机技术)

资助基金：国家“十二五”微电子预研基金项目51308010601,51308010711;总装预研基金9140A08010712HK6101

在线出版日期：2015-05-18（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：204-207,212