一种1394b PHY快速锁定时钟恢复电路的设计

摘要：

为了满足多通道1394b串行收发器芯片对时钟恢复电路锁定时间和相位精度的需求,文中提出了一种快速锁定时钟恢复电路,通过循环移位寄存器控制模拟插值器来实现。该时钟恢复电路通过环形振荡器产生多相时钟,并通过基于差分电荷泵的PLL电路降低了输出时钟信号的抖动；通过将输入数据相位与多相时钟信号进行比较,确定合成输出时钟信号需要的输入时钟相位；通过循环移位寄存器控制模拟插值器的电流,改变输出时钟相位,直至其与输入数据相位锁定。该电路可以解决延迟锁相环时钟恢复电路速度和精度不够的问题。该电路在0.13μm CMOS工艺下实现,可以工作于0.1~1 GHz。当工作电压为1.2 V,输入数据速率为1 Gbps时,电路的功耗为0.8 mW,最小相位变化为3.5 mUI。

关键词：模拟插值器、差分电荷泵、时钟恢复、快速锁定

分类号：TP31(计算技术、计算机技术)

资助基金：总装备部预研基金项目9140A08010712HK6101

在线出版日期：2015-04-03（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：146-149