一种RapidIO IP核的设计与验证

摘要：

RapidIO总线是第三代总线的代表，是处理器之间实现互联的最佳选择。但国内对于此技术的研究尚处于起步阶段，使用者也多以购买国外成熟IP为主。文中基于RapidIO V1.3协议，介绍了一种RapidIO总线的设计和实现方法，之后对其进行了全面的虚拟平台测试和FPGA平台测试。测试结果表明，该RapidIO总线符合RapidIO V1.3协议，且设计实现方式简单，复用性好，可以作为RapidIO接口方便地应用于FPGA和芯片设计中。

关键词：RapidIO、IP核设计、验证方法

分类号：TP39(计算技术、计算机技术)

资助基金：“十二五”微电子预研51308010601;总装2012预研基金9140A08010712HK61095;中国航空工业集团公司创新基金2010BD63111

在线出版日期：2014-11-13（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：97-100