一种10 bit 1 MS/s SAR ADC的设计实现

摘要：

基于0.13μm CMOS工艺,设计了一种采样率达到1 MS/s的10位逐次逼近模数转换器,其中逐次逼近数字控制逻辑采用全定制的方法,减小了数字单元的面积和功耗；比较器中的预放大器分别采用了二极管连接和开关管复位的方式将各级运放的输出短接,加快比较速度,最后一级锁存器采用改进的两级动态锁存器,进一步提升比较速度的同时降低了失调误差。实验结果表明,1.2 V电源电压下,所设计的ADC采样率达到1 MS/s,输入信号频率为12.5 kHz时,测得的输出信号信噪比为54.47 dB,SFDR为45.18 dB。

关键词：数模转换器、逐次逼近寄存器、比较器、失调误差

分类号：TN432(微电子学、集成电路（IC）)

资助基金：国家自然科学基金青年科学基金61106021;江苏省高校自然研究面上项目11KJB510019

在线出版日期：2014-09-06（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：210-214