基于FPGA可扩展的Mapreduce架构设计与实现

摘要：

在基于机群的Mapreduce架构模型基础上,提出了一种基于CPU和FPGA环境、可扩展的Mapreduce架构.通过网络连接和驱动模块,实现了计算机软件与可编程硬件之间的通信,其中,CPU主机主要完成于文件系统的通行,将复杂耗时的运算过程转移到FPGA平台中处理,并引入内部流水线处理过程,大幅度加速了系统运算过程.同时,该架构可将更多的任务扩展到多个FPGA平台,弥补了器件内部存储资源的局限性,提高了系统的性能.此外,软硬件之间的命令、状态等信息交互为管理在FPGA中扩展任务提供了有效途径.实验证明,此架构在大幅提高运算速度的同时,提供了较好的底层设备可扩展性和管理的灵活性.

关键词：Mapreduce架构、FPGA、可扩展、协处理系统、流水线操作

所属期刊栏目：22

分类号：TP393.02(计算技术、计算机技术)

资助基金：:北工业大学研究生创业种子基金Z2011049

在线出版日期：2012-05-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：103-106