图像缩放的研究与FPGA设计

摘要：

针对图像缩放的不同要求,提出一种分步插值图像缩放器结构.对行列在空间上分开,在时间上同步,在开始的K(选择不同的算法K值不同)行行列串行处理,先进行行缩放,再用新生成的像素点进行列操作,K行处理完后,行列并行处理.这种结构使得图像缩放时并行度得到提升,由于行列分开处理使得对于不同要求的场合行列可以采用相同或不同的算法以达到特定的要求.实验表明,该分步式插值电路架构既节省了资源、降低了开销,又提高了图像质量.

关键词：图像缩放、Catmull_Rom、分步插值

所属期刊栏目：21

分类号：TP391.4(计算技术、计算机技术)

资助基金：陕西省科技创新工程重大科技专项131152009ZDKG-43

在线出版日期：2012-03-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：205-208