10.3969/j.issn.1673-629X.2010.11.006
基于3GPP标准的Turbo码译码器设计与实现
文中针对3GPP 标准的Turbo码的性能进行仿真分析,基于课题的要求,根据性能和FPGA硬件实现复杂度提出了一种新颖的译码器方案.本方案采用在分量译码器计算前向递推的数据时,只对前向递推量进行存储,在后续过程中将同时计算出的分支度量和后向递推量结合已经存储的前向递推量直接更新信息比特的似然信息和外信息,节省了硬件存储器资源,提高了译码吞吐量,根据硬件系统时钟可推算出大致的译码吞吐量,达到课题要求.本方案的思想同样可推广应用于其他标准的Turbo码译码器.
Turbo码、3GPP、FPGA、译码器
20
TP311(计算技术、计算机技术)
国家发改委CNGI示范工程项目CNGI-04-4-2D
2011-01-28(万方平台首次上网日期,不代表论文的发表时间)
共4页
22-24,28