CAN总线位定时和同步机制的设计与实现

摘要：

在CAN总线中,位定时和同步机制保证了CAN网络的正常通讯,是CAN控制器设计的难点和重点之一.鉴于此,在深入研究CAN总线位定时和同步机制工作原理的基础上,提出了一种位定时和同步机制的设计方法,并给出了相应的结构框图,对各模块进行详细介绍.该设计用verilog HDL代码实现,在Quartus Ⅱ 7.0环境中进行功能仿真.经分析,完全符合CAN2.0的协议规范,实现了位定时和同步的功能,从而验证了设计的正确性.

关键词：CAN总线、位定时、同步、Quartus Ⅱ 7.0

所属期刊栏目：20

分类号：TP273+.5(自动化技术及设备)

资助基金：国防科工委民用航天基金5220060318

在线出版日期：2010-05-26（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：235-238