10.3969/j.issn.1673-629X.2009.03.009
基于FPGA的8051IP核的设计与实现
裁减并完善了与MCS-51系列微处理器指令集完全兼容的8051IP核,减少了设计面积,提高了处理速度.按照自顶而下的设计原则,分别设计了算术逻辑单元、中心控制器、定时/计数器、串行口、RAM和ROM单元.设计采用VHDL语言进行描述并且用ModelsimSE6.0进行功能和时序验证.将8051IP核下载到Xilinx公司的FPGA(XC3SSOOE-4FG320C)上进行物理验证,测试了一个LED流水灯程序,结果表明软核达到预期的效果.本设计作为可移植的IP核,可以组成片上系统,用于嵌入式系统领域.
IP核、MCS-51微处理器、CPU核、FPGA、可编程片上系统
19
TP302(计算技术、计算机技术)
天津市自然科学基金08JCYBJC14700
2009-04-24(万方平台首次上网日期,不代表论文的发表时间)
共4页
42-45