一种基于Vera的集成电路建模验证方法

摘要：

随着数字逻辑设计越来越复杂,验证的难度也越来越大.根据一款以太网交换芯片的项目完成所总结的经验,提出了一种基于Vera的电路行为级建模的验证方法.实验结果表明,这种验证方法可以方便地进行RTL和参考模型的联合仿真,并能最大限度地提高验证覆盖率,有效地减少验证工作量和缩短验证时间.

关键词：数字集成电路、仿真、Vera、参考模型、RM

所属期刊栏目：17

分类号：TN402(微电子学、集成电路（IC）)

在线出版日期：2007-03-13（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：94-97