基于通用可重构处理器的反馈移位寄存器优化设计研究

摘要：

为探索通用可重构处理器(general-purpose reconfigurable processor,GReP)在序列密码算法中的研究与应用,本文对基于反馈移位寄存器(feedback shift register,FSR)的序列密码算法进行特征分析,结合GReP架构特性,提出掩码抽位式反馈函数计算模型,以A5算法为例,对算法中对性能影响大、复用性高且具有可重构性的关键部件提出并行化、流水化的优化设计方法,实现了算法的基于GReP的可重构优化.实验表明,基于GReP通用可重构处理器架构的A5算法可重构设计,比在Intel Atom 230平台上的吞吐率提高近一倍,GReP通用可重构处理器在提高序列密码算法处理能力与执行效率方面具有明显优势.

关键词：通用可重构处理器、反馈移位寄存器、A5算法、序列密码算法优化

所属期刊栏目：63

分类号：TP302(计算技术、计算机技术)

资助基金：国家高技术研究发展863计划资助项目2012AA012704

在线出版日期：2017-05-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共9页

页码：133-141