应用于安全处理器的RSA/SHA复用加密单元设计

摘要：

提出了一种加速RSA和SHA算法的复用硬件架构设计方法,通过在RISC处理器中集成一种RSA/SHA复用加密单元来取得高败的密码运算能力.以一种使用该加密单元的安全处理器来验证该方案的有效性,结果表明密钥长度为1024位的RSA算法执行时间为190 ms,SHA-1的吞吐率达到64 Mb/s.本方案采用SMIC0.18μm标准CMOS工艺进行了逻辑综合,RSA/SHA复用加密单元的最高时钟频率可达到196 MHz,核心电路面积约为2 600个等效与非门.

关键词：RSA算法、安全散列算法、RSA/SHA复用加密单元、RISC处理器

所属期刊栏目：54

分类号：TP307.9(计算技术、计算机技术)

资助基金：国家自然科学基金资助项目60576024,60776028

在线出版日期：2009-02-10（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：615-618