JPEG2000熵编码模块的FPGA实现

摘要：

依据JPEG2000标准中熵编码模块的基本内容,设计并实现了一种"适合VLSI实现"的嵌入式位平面编码硬件结构.通过对算术编码的硬件结构进行相应修改,加入前导零探测模块,达到了一个时钟周期编码一个符号的吞吐率.用Verilog语言在RTL级对熵编码模块进行描述,采用ALTEAR公司的现场可编程门阵列(FPGA)进行仿真验证与综合,结果表明所实现的熵编码模块能够以较小的资源耗费换取编解码时间的有效节约.

关键词：JPEG2000、位平面编码、算术编码、图像压缩

所属期刊栏目：50

分类号：TN431.2(微电子学、集成电路（IC）)

资助基金：国家自然科学基金60072041

在线出版日期：2004-08-18（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：360-364