10.3321/j.issn:1671-8836.2004.01.029
基于CPLD器件的FIR滤波器的设计
给出了一种适合于用CPLD器件实现有限冲击响应(FIR)滤波器的补码算法. 用Lattice公司的ispLSI8840器件设计了8阶、11位的线性相位FIR滤波器,并提出了用多片CPLD器件进行扩展设计的方法,实现了更高阶的线性相位FIR滤波器.通过小型乘法查找表和具有超前进位的流水线加法器实现FIR滤波器的设计,提高了工作速度,节约了器件资源, 其最高工作频率可达60 MHz.在计算机上进行了硬件仿真分析,并将仿真结果与理论计算结果进行了比较.表明该滤波器工作可靠,精度高,具有较好的实用价值.
数字信号处理、FIR滤波器、复杂PLD、在系统可编程逻辑器件
50
TN722(基本电子电路)
国家科技攻关项目2001AA632050
2004-03-26(万方平台首次上网日期,不代表论文的发表时间)
共4页
127-130