基于FPGA/CPLD级联多电平PWM信号快速关断控制策略

摘要：

本文针对多电平变换器使能信号延迟造成PWM信号无法快速关断问题进行分析,提出一种特定形式PWM信号编解码方法.文中首先概述级联多电平电路特点与调制策略;然后,详细讨论和分析了基于DSP/FPGA/CPLD/MCU级联五电平变换器控制系统使能信号延迟的本质原因,设计出一种既能传输PWM驱动信号又能快速传输使能信号的方法,该方法可以极大减小使能信号时间延迟,实现多电平变换器PWM信号快速关断,同时兼有滤除极窄驱动脉冲特性.最后,实验结果验证了本文方法的有效性.

关键词：FPGA/CPLD、PWM、级联多电平、快速关断

所属期刊栏目：54

分类号：TM464;TP273(变压器、变流器及电抗器)

资助基金：国家自然科学基金资助项目;湖北省教育厅科学研究计划指导性项目

在线出版日期：2021-03-11（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：39-44