BLVDS总线控制系统中CDR及SerDes电路的设计与实现

摘要：

时钟数据恢复与解复用电路是串行通信系统中接收端的关键电路,其性能的优劣直接影响了整个系统的功能.本文改进了传统的双环时钟数据恢复电路,提出了一种基于空间过采样、时钟数据恢复与串并转换同步完成的双环结构并应用于BLVDS总线控制原型系统中,该原型系统经380项测试,在节点数为5个、收发距离最长为131 m、通信速率达20 MHz时电路工作稳定,同步时间小于10-6 s,误码率低于10-9.

关键词：BLVDS、时钟数据恢复、串并转换、空间过采样

所属期刊栏目：45

分类号：TN47(微电子学、集成电路（IC）)

资助基金：陕西省教育厅资助项目2011JK0927

在线出版日期：2013-03-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：67-69