10.3969/j.issn.1002-2279.2022.04.008
基于Xilinx UltraScale+VU9P FPGA的SoC原型验证系统研究
为应对SoC设计规模增大、功能复杂化带来的芯片验证耗时太长的问题,通过讨论SoC系统与FPGA原型核心板资源的架构,按照从ASIC到FPGA的移植原理,设计实现一种基于Xilinx UltraScale+VU9P FPGA的原型验证系统.系统基于Xilinx Vivado工具完成逻辑综合、实现,并完成硬件子系统设计.使用逻辑电平转换器芯片,将FPGA原型的1.8 V转换为SoC设计IO为3.3 V电平的PAD,实现对3.3 V标准电平的兼容.通过实验,在该系统上完成了大规模高性能SoC的软硬件协同验证,结果表明系统实现设计预期功能,有助于加快芯片整体的验证速度.
SoC设计、FPGA原型验证、软硬件协同验证
43
TN47(微电子学、集成电路(IC))
2022-09-08(万方平台首次上网日期,不代表论文的发表时间)
共4页
30-33