10.3969/j.issn.1002-2279.2022.01.005
基于FPGA的CRC编解码算法研究
为抵抗复杂传输环境对通信数据造成的影响,对循环冗余校验码CRC这一通信系统中常用的差错控制技术展开研究,设计一套算法在软硬件层面深入挖掘CRC的潜力.在简介循环冗余校验基本原理的基础上,以国际标准CRC-16为研究对象,分析编码和解码过程,在QuartusⅡ上开发平台,运用Verilog硬件描述语言实现CRC的编码与解码.采用Modelsim软件进行仿真验证,结果表明所设计算法的正确性.算法基于可编程硬件技术实现CRC编码与解码,具有运行速度快、容易迁移的优点.
现场可编程门列阵;循环冗余校验码;Verilog硬件描述语言;差错控制
43
TN911.22
2022-03-11(万方平台首次上网日期,不代表论文的发表时间)
共4页
18-21