FPGA内嵌数字可编程延迟锁定环设计技术研究

摘要：

全数字控制实现的延迟锁定环DLL(Delay Locked-loop)电路,具有易于工艺集成、电路实现简单、无累积相位差、对温度和电源噪声不敏感等优点.基于SRAM配置,设计并实现可编程的内嵌于FPGA的DLL.通过剖析电路结构,对延迟单元、移相器、鉴相器、可编程控制器、输出占空比调整等单元模块进行分析和设计,使电路具有可编程移相、分频和倍频等功能.在0.22μm CMOS工艺模型下,工作频率可达300MHz.所设计的DLL是一款多功能可编程通用DLL,其功能涵盖了DLL的所有应用模式,适于嵌入FPGA芯片中,通过对其编程,可满足不同的FPGA用户对DLL的不同功能需求.

关键词：FPGA技术、延迟锁定环、可编程

所属期刊栏目：39

分类号：TN47(微电子学、集成电路（IC）)

在线出版日期：2018-10-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：20-24