10.3969/j.issn.1002-2279.2018.01.011
IIR数字滤波器设计与FPGA实现
提出了一种由FPGA实现六阶巴特沃斯带通IIR数字滤波器的解决方案.电路由三个二阶滤波器级联构成,采样频率为28.8kHz时通带为1kHz至3kHz,适用于对幅频特性要求较高而对相频特性不敏感的领域.根据设计要求利用Matlab得到传递函数,根据Simulink模型仿真确定字长,使用CSD编码将滤波器系数优化为最少非零元素系统,从而减少了加法器级数.电路使用Verilog语言描述并通过FPGA实现,再用移位运算与加法运算代替浮点乘法来减少对FPGA资源的需求.实验测试结果符合理论设计,达到了预期的滤波效果.
数字信号处理、FPGA实现、IIR数字滤波器、系数优化、CSD编码、硬件设计
39
TP368.1(计算技术、计算机技术)
2018-06-01(万方平台首次上网日期,不代表论文的发表时间)
共5页
43-47