10.3969/j.issn.1002-2279.2017.06.019
基于CSMC 0.5微米CMOS工艺加固版图设计及实现
随着CMOS电路技术的高速发展,集成密度增大,低功耗设计以及系统芯片也已普及,导致电路更容易受到空间干扰的影响,从而使整个电子系统发生故障,因此有必要对电子元器件的抗总剂量、抗闩锁等能力进行加固设计.采用华晶上华半导体有限公司的0.5微米的CMOS工艺,设计可编程计数器加固版图时,对NMOS管采用环形栅结构,消除辐射感生边缘寄生晶体管漏电效应,降低总剂量效应的影响;采用双环保护结构,降低CMOS集成电路对单粒子闩锁效应的敏感性.对流片后的芯片进行试验,试验表明,版图加固设计的可编程计数器具有一定的抗单粒子闩锁和总剂量能力.
可编程计数器、单粒子闩锁、总剂量、双环保护、加固设计、版图设计
38
TN4(微电子学、集成电路(IC))
2018-03-02(万方平台首次上网日期,不代表论文的发表时间)
共4页
82-85