10.3969/j.issn.1002-2279.2017.05.003
基于CSMC 0.5微米混合信号工艺的ESD保护电路实现
ESD保护电路已经成为CMOS集成电路不可或缺的组成部分,MOS器件的栅氧化层面积小、厚度薄,因此在测试、封装和应用过程中,来自人体或设备的静电电荷可产生的高达几千伏以上的电压,足以使栅氧化层击穿,造成器件失效.根据选用的CSMC 0.5μmFEOL 0.35μm BEOL Mixed Signal工艺推荐的ESD保护结构,完成输入级、输出级及电源地的ESD电路设计,同时根据版图设计规则,完成了芯片端口ESD设计.
ESD保护电路、输入级电路设计、输出级电路设计、电源地电路设计、版图设计、混合信号工艺
38
TN306(半导体技术)
2017-11-27(万方平台首次上网日期,不代表论文的发表时间)
共4页
8-11