10.3969/j.issn.1002-2279.2016.05.003
CMOS集成电路ESD保护技术研究
介绍了 ESD 保护原理、测试方法及典型的 ESD 保护电路,针对2000V 的 HBM模型ESD 保护指标要求,采用 CSMC 0.5μm 25V(VGS)/25V(VDS)DPTM工艺模型和 GGMOS 器件进行了全芯片的 ESD 保护电路设计,并对 ESD 保护管的输出驱动级做了探索,在保证输出级 ESD 保护能力的同时,提高了输出端口的带负载能力。鉴于 ESD 保护结构工艺移植性较差,保护性能与工艺密切相关的特点,结合具体版图设计实践,总结了 ESD 保护结构版图设计的通用原则。这些原则旨在提高 ESD 保护结构的抗静电能力或提高 ESD 保护器件的工作可靠性,与具体的实现工艺无关。流片后的 ESD 实验表明,设计的 ESD 保护结构可以承受2000V HBMESD 攻击。
ESD保护、GGMOS 器件、电路设计、版图设计、通用原则、工作可靠性
37
TN4(微电子学、集成电路(IC))
2016-11-23(万方平台首次上网日期,不代表论文的发表时间)
共4页
9-12