集成电路工艺外延图形漂移剖析
万方数据知识服务平台
应用市场
我的应用
会员HOT
万方期刊
×

点击收藏,不怕下次找不到~

@万方数据
会员HOT

期刊专题

10.3969/j.issn.1002-2279.2015.01.007

集成电路工艺外延图形漂移剖析

引用
外延结构的生长特性决定了埋层图形在外延层上漂移的现象,这种现象会给工艺带来危害,导致产品失效。在实际工艺中,通常是通过一定的校正原则来抵消埋层漂移的影响。另外,最后还给出了隔离击穿电压的测试分析方法。

外延、漂移、校正

TN405.95(微电子学、集成电路(IC))

2015-03-25(万方平台首次上网日期,不代表论文的发表时间)

共4页

19-21,24

相关文献
评论
暂无封面信息
查看本期封面目录

微处理机

1002-2279

21-1216/TP

2015,(1)

相关作者
相关机构

专业内容知识聚合服务平台

国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”

国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304

©天津万方数据有限公司 津ICP备20003920号-1

信息网络传播视听节目许可证 许可证号:0108284

网络出版服务许可证:(总)网出证(京)字096号

违法和不良信息举报电话:4000115888    举报邮箱:problem@wanfangdata.com.cn

举报专区:https://www.12377.cn/

客服邮箱:op@wanfangdata.com.cn