10.3969/j.issn.1002-2279.2014.04.005
在 IC 设计中应用 STA 处理时序问题的方法
当代数字 IC 的设计规模和复杂性在不断增加,验证工作也越来越困难,特别是静态时序分析在此背景下变得尤为重要。目前业界普遍采用自动化的设计方式,通过应用工具软件,来对设计时序进行分析。主要探讨了在 IC 设计当中对于时序违例的一些处理方法。
数字 IC、静态时序分析、建立时间、保持时间
TN492(微电子学、集成电路(IC))
2014-09-16(万方平台首次上网日期,不代表论文的发表时间)
共4页
15-18