10.3969/j.issn.1002-2279.2014.03.003
高速缓存单元原理及设计实现
Cache是一种容量小、速度快的存储器阵列,位于主存和CPU内核之间,保存着最近一段时间处理器涉及到的主存块内容。为了改善系统性能,CPU尽可能从Cache中读取数据,减小慢速存储器给CPU内核造成的存储器访问瓶颈问题的影响。
高速缓存、处理器、主存
TN4(微电子学、集成电路(IC))
2014-07-26(万方平台首次上网日期,不代表论文的发表时间)
共3页
8-10
点击收藏,不怕下次找不到~
10.3969/j.issn.1002-2279.2014.03.003
高速缓存、处理器、主存
TN4(微电子学、集成电路(IC))
2014-07-26(万方平台首次上网日期,不代表论文的发表时间)
共3页
8-10
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn