低功耗低电源线噪声纳米CMOS全加器

摘要：

提出一种低功耗低电源线噪声的纳米CMOS全加器.采用电源门控结构的全加器来降低纳米CMOS电路的漏电功耗,改进了传统互补CMOS全加器的求和电路,减少了所需晶体管的数目,并进一步对休眠晶体管的尺寸和全加器的晶体管尺寸进行了联合优化.用Hspice在45nmCMOS工艺下的电路仿真结果表明,改进后的全加器电路在平均功耗时延积、漏电功耗和电源线噪声等方面取得了很好的效果.

关键词：全加器、低功耗、电源线噪声、纳米CMOS

所属期刊栏目：33

分类号：TN432(微电子学、集成电路（IC）)

资助基金：国家自然科学基金资助项目60871005

在线出版日期：2012-10-29（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：1-4