基于上下文预测算法的位平面解码器VLSI设计

摘要：

位平面解码器作为JPEG2000解码系统中算法复杂、运算量最大的组件,限制了解码器的工作效率,为此,以下提出了一种上下文预测算法,并将该算法与基于组的像素点跳跃算法混合使用,实现了数据处理的流水线操作,提高了位平面解码器的工作速度.并采用Verilog HDL硬件描述语言进行了RTL级描述,经过功能仿真和DC综合,最高工作频率可达100MHz,内嵌到JPEG2000解码器系统中,可满足图像实时解码的要求.

关键词：JPEG2000、上下文、条带、通道、码块

所属期刊栏目：32

分类号：TN47(微电子学、集成电路（IC）)

在线出版日期：2012-04-20（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：21-24