基于Multi-Site并行测试的效率分析与研究

摘要：

在晶圆芯片测试时,提高单位时间内的效率能够实现低投入、高产出的效果.在采用Multi-site方式的并行测试中,需要先解决选择何种产品进行并行测试,如何确定并行site数等问题,然后再用最高效率的方法设计确定Multi-site并行测试方案.从软件和硬件方面,分析当前流行的Multi-site并行测试的效率,研究了影响Multi-site并行测试效率的各种因素,并对其影响深度和范围进行分析,给出相应的对策和提高效率的解决方法,同时还提出了溢出die计算方法,通过选择适当的site数,减少无用touchdown次数,提高测试效率.

关键词：Multi-site并行测试、测试效率、探针卡、晶圆、管芯

所属期刊栏目：32

分类号：TN407(微电子学、集成电路（IC）)

在线出版日期：2011-09-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：1-4