基于FPGA的CRC并行算法研究与实现

摘要：

循环冗余校验(CRC)算法广泛应用于通信领域以提高数据传输的可靠性.针对通信过程中常用的CRC校验,介绍了CRC的编码和解码原理,分析了CRC的经典算法的实现过程,并在此基础上提出了基于FPGA的CRC并行处理算法.采用VHDL语言对算法完成建模与实现,并以Altera公司开发的EDA工具QuartusII8.0作为编译、仿真平台进行了仿真验证.电路的综合结果表明,该方法具有更少的资源占用量和更高的工作效率.

关键词：并行编码器、循环冗余校验、现场可编程门阵列、硬件描述语言

所属期刊栏目：31

分类号：TN911.22

在线出版日期：2010-07-12（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：45-48