10.3969/j.issn.1002-2279.2010.02.013
并行化的BCH编解码器设计
针对Flash存储器的特点,设计了并行化的线性反馈移位寄存器、并行化的钱搜索电路,实现了求解错误位置多项式的BM迭代算法,并利用上述模块构造了一个并行化的、最高纠错能力为8位的BCH编解码器,大大加快了BCH编解码速度.最后对编解码速度和解码错误概率进行了统计分析.
BCH 码、并行化、线性反馈移位寄存器、钱搜索
31
TP334(计算技术、计算机技术)
2010-07-12(万方平台首次上网日期,不代表论文的发表时间)
共4页
42-44,48