10.3969/j.issn.1002-2279.2010.02.009
CMOS电路ESD保护结构设计
静电放电是CMOS电路中最为严重的失效机理之一,严重的会造成电路自我烧毁.论述了CMOS集成电路ESD保护的必要性,研究了在CMOS电路中ESD保护结构的设计原理,分析了该结构对版图的相关要求,重点讨论了在I/O电路中ESD保护结构的设计要求.
静电放电、可控硅、闩锁
31
TN4(微电子学、集成电路(IC))
2010-07-12(万方平台首次上网日期,不代表论文的发表时间)
共3页
30-31,35